面向先进工艺与先进封装的布局布线方法
数学专题报告
报告题目(Title)：面向先进工艺与先进封装的布局布线方法
报告人(Speaker)：姚海龙（北京科技大学）
地点(Place)：后主楼1328
时间(Time)：2025年12月24日（周三）14:00-15:00
邀请人(Inviter)：段玉萍
报告摘要
先进工艺技术与先进封装技术分别从二维（2D）和三维（3D）两个维度推动着集成电路快速发展，不断突破性能瓶颈。然而，2D先进工艺技术逐渐趋近制造与成本的极限，3D先进封装技术正在成为改变游戏规则的关键技术。布局布线是先进工艺与先进封装集成电路物理设计的关键环节，在2D集成电路中，它们决定模块与单元的布局和互连路径，以优化功率、性能、面积、信号完整性、可制造性等指标。在3D集成电路中，引入了芯粒之间额外的高密度互连，从而导致相应的电-磁-热-力多物理场耦合效应，使布局布线任务变得更加复杂。为解决上述挑战，智能布局和布线方法，尤其是利用人工智能（AI）技术辅助的布局布线关键技术，吸引了越来越多研究者的关注。本报告将介绍2D和3D集成电路的布局布线设计挑战、相应的智能布局布线方法，以及未来研究方向展望。
主讲人简介
姚海龙，北京科技大学计算机与通信工程学院教授（二级），博士生导师，EDA研究中心负责人，北京科技大学-华大九天EDA联合实验室执行主任。现任EDA开放创新合作机制（EDA2）物理实现分委会主任，TMG主任，CCF集成电路设计专委会常委，国际电气和电子工程师学会（IEEE）高级会员，中国计算机学会（CCF）高级会员。从事集成电路EDA方法与关键技术研究二十余年，已发表学术论文百余篇，包括20多篇CCF-A类TCAD期刊与DAC会议论文，多次荣获EDA领域国际会议最佳论文奖/提名奖，获2022年度吴文俊人工智能科学技术奖技术发明一等奖（第一完成人），获评德国资深洪堡学者。主持包括自然基金重点在内的五项国家自然科学基金项目，以及国家重点研发计划课题与子课题等。现任国际期刊TODAES期刊编委，先后担任EDA领域国际顶级会议DAC、ICCAD、DATE、ASPDAC等TPC成员。
